이 솔루션은 90나노급 이상의 초미세공정에서 팹리스들이 설계한 반도체 회로가 실제 생산과정에서 발생하는 오류를 사전에 예측하고 보완제조 공정상의 오류를 조기에 수정하는 툴이다.
동부하이텍측은 이번 제조공정 최적화 솔루션은 최근 첨단 전자기기들이 점차 소형화·경량화되면서 반도체 회로의 선 폭이 90나노 이하로 정밀해진 하이엔드 반도체들과 한개의 칩에 다양한 기능을 요구하는 SoC(시스템 온 칩) 반도체들이 개발되면서 복잡한 반도체 설계 회로를 웨이퍼 위에 정확히 패턴화하기 위해 도입됐다고 설명했다.
동부하이텍은 이 솔루션을 이용할 경우 반도체 제조공정 상의 오류를 최소화할 수 있어 약 1년 이상 걸리는 공정기술 개발 기간을 최대 6개월 이상 단축 시킬 수 있을 것으로 내다봤다.
뿐만 아니라 포토공정에서 해상도도 높일 수 있는 등 생산 수율도 향상 시킬 수 있어 고객사들에게 고품질의 제품을 신속하게 공급할 수 있을 것으로 기대했다.
동부하이텍 관계자는 "이번 솔루션은 현재 130나노급 반도체 양산과 110 ·90나노급 반도체의 공정 개발 등에 적용하는 한편 60·45나노급에서도 적용이 가능한 툴"이라고 말했다.
특히 Fab 제조 공정의 최적화 과정을 거쳐 내년부터 본격적으로 사용될 예정이라고 덧붙였다.












