삼성·TSMC·인텔, 2025년 목표로 2나노 개발
2·3나노 반도체 개발 경쟁 치열..주도권 쟁탈전
삼성 GAA 기술로 차별화 주력..'초격차' 나선다
[서울=뉴스핌] 서영욱 기자 = 오는 2025년 반도체 시장이 지각변동을 예고했다. 대만의 TSMC, 미국의 인텔에 이어 삼성전자도 2025년까지 2나노 반도체를 양산하기로 하면서다. 여기에 3나노 반도체도 업계에서 가장 빠른 내년 상반기 양산을 목표로 세웠다.
수주 산업 성격이 짙은 파운드리(반도체 위탁생산) 특성상 우수한 칩 제조 능력은 곧 경쟁력으로 이어진다. 인공지능(AI)과 5G 등 통신기술의 발달로 PC나 스마트폰, 전자기기에 들어갈 고성능·저전력 반도체 수요가 점점 커지고 있기 때문이다. 초미세공정을 가장 먼저 개발하고 대형 고객사들을 선점하는 기업이 차세대 반도체 시장의 주도권을 잡을 전망이다.
 |
| 최시영 삼성전자 파운드리사업부장(사장)이 '삼성 파운드리 포럼 2021'에서 기술로드맵을 발표하고 있다. [제공=삼성전자] |
◆삼성전자, 2나노 도전장..반도체戰 '점입가경'
7일 반도체업계에 따르면 삼성전자는 이날 새벽 '삼성 파운드리 포럼 2021'을 열고 반도체 기술 개발 로드맵을 공개했다. 내년 상반기 GAA(Gate All Around) 기술을 3나노 양산에 도입하고 2023년에 3나노 2세대, 2025년에는 GAA 기반 2나노 공정 양산에 돌입한다는 게 골자다.
삼성전자는 3나노 양산 시기를 내년 말에서 내년 상반기로 앞당겼다. 특히 지금까지 언급하지 않았던 2나노 개발 계획을 처음으로 공개했다. TSMC와의 초미세공정 경쟁에서 추격자 입장이던 삼성전자가 3나노 양산을 시작으로 파운드리 선두주자로 올라서겠다는 의지 표명이라는 게 업계 시각이다.
반도체업계에 따르면 TSMC는 내년 7월부터 양산 예정인 인텔의 중앙처리장치(CPU)와 그래픽처리장치(GPU) 생산에 3나노 공정을 적용할 계획이다. 여기에 2나노 반도체 양산을 위한 채비도 갖췄다. TSMC는 대만에 2나노 반도체 공장 건설을 위한 부지를 확보하고 내년 초 착공 예정이다. 오는 2023년 생산장비를 설치하고 2024년에는 시제품을 만들어 낼 수 있을 것으로 보고 있다.
뒤늦게 파운드리 시장에 뛰어든 인텔의 기세도 무섭다. 인텔은 내년 4나노급(인텔4)에 진입해 2023년 3나노급(인텔3) 반도체를 생산하겠다는 계획이다. 2024년에는 2나노급(인텔20A)을 생산, 2025년부터 본격 양산한다는 전략이다. 4년 내 TSMC와 삼성을 따라잡겠다는 포부다.
반도체업계에선 향후 3나노, 2나노 공정의 반도체를 가장 빨리, 가장 안정적으로 만들어 내는 곳이 파운드리 시장 주도권 쥘 것으로 보고 있다. 수주 산업 성격이 짙은 파운드리 특성상 우수한 칩 제조 능력은 곧 경쟁력으로 이어지기 때문이다. 삼성전자를 비롯해 TSMC와 인텔 모두 2025년까지 2나노 반도체를 양산하기로 하면서 승부수를 걸었다.
반도체 공정에서 말하는 '나노미터'는 반도체 안 전기 회로의 선폭을 의미한다. 숫자가 작을수록 전기 회로가 미세해진다. 선폭이 줄어들면 더 많은 전기 회로를 집어넣을 수 있어 반도체 성능은 올라간다. 또 칩 크기가 작아지면서 웨이퍼 당 생산량이 증가해 원가 경쟁력을 강화할 수 있다.
TSMC가 파운드리 시장을 선점할 수 있었던 이유도 업계에서 가장 빠르게, 안정적으로 5나노 반도체를 양산할 수 있었기 때문이다. 지난 2분기 세계 파운드리 시장 점유율은 TSMC가 58%로 압도적인 1위를 차지하고 있고, 삼성은 14%로 2위다. 대만 UMC(7%), 미국 글로벌파운드리(6%), 중국 SMIC(5%)가 3~5위다.
 |
| Planar FET, FinFET, GAAFET, MBCFET™ 트랜지스터 구조 [제공=삼성전자] |
◆삼성전자 'GAA' 기술이 핵심..성능·효율 향상↑
삼성전자는 반도체 구조 자체에 혁신을 가져다 줄 수 있는 신기술로 경쟁력을 확보한다는 계획이다. 삼성의 신무기는 GAA다. GAA는 기존 핀펫의 3차원 구조에 채널 아랫면까지 모두 감싸 전류의 흐름을 세밀하게 제어하는 기술이다.
여기에 삼성은 한 발 더 나아가 MBCFET™(Multi Bridge Channel FET)을 독자적으로 개발했다. 기존의 가늘고 긴 와이어 형태의 GAA 구조를 한층 더 발전시켜 종이처럼 얇고 긴 모양의 나노시트를 적층하는 방식이다.
삼성에 따르면 MBCFET 구조를 적용한 3나노 공정은 핀펫 기반 5나노 공정 대비 성능은 30% 향상시키고 전력소모는 50%, 면적은 35% 줄일 수 있다.
삼성의 GAA 기반 3나노 반도체는 현재 증설 중인 평택캠퍼스 중심으로 도입될 전망이다. 미국에 검토 중인 20조원 규모의 새 파운드리 공장에도 초미세공정 라인이 도입될 것으로 예상된다. 삼성이 앞서 밝힌 향후 3년간 240조원의 투자 중 대부분이 반도체 공정에 투입될 것이란 게 업계 전망이다.
최시영 삼성전자 파운드리사업부 사장은 "대규모 투자를 통해 생산 역량을 확대하고 GAA 등 첨단 미세공정 뿐만 아니라 기존 공정에서도 차별화된 기술 혁신을 이어가겠다"며 "코로나19로 인해 급격한 디지털 전환이 이뤄지고 있는 가운데 고객들의 다양한 아이디어가 칩으로 구현될 수 있도록 차별화된 가치를 제공해 나가겠다"고 말했다.
syu@newspim.com
