[서울=뉴스핌] 이나영 기자= 초고속 인터페이스 설계자산(IP) 업체인 퀄리타스반도체가 서로 다른 이종 반도체를 연결하는 차세대 반도체 제조 기술인 '칩렛 UCIe(Universal Chiplet Interconnect express) 인터페이스'의 물리적 기능을 담당하는 UCIe PHY IP를 개발하여 타 국내 IP전문사의 UCIe Controller IP와 상호 호환성 검증을 성공적으로 완료했다고 16일 밝혔다.

UCIe는 2022년에 출범한 칩렛 생태계를 활성화 하기 위한 컨소시움으로 이를 상용화 하기위해 글로벌 반도체 기업들이 활발하게 인터페이스 개발을 시작하고 있는 단계이다. 퀄리타스반도체의 이번 UCIe IP 호환성 검증은 국내 반도체 IP 업체에서는 첫 성과물로, 향후 다양한 칩렛 반도체에 국산 UCIe 솔루션을 제공할 수 있는 발판을 마련했다.

현재 반도체 업계에서 가장 주목받고 있는 차세대 기술은 '칩렛'이다. 칩렛은 파운드리 공정 미세화의 한계를 극복하기 위해 서로 다른 이종 반도체(다이)를 연결하여 반도체 성능을 극대화하는 기술로, 최근 엔비디아의 인공지능(AI) 반도체 '블랙웰'을 비롯한 차세대 반도체 칩들이 모두 칩렛 구조로 제조되는 추세다. 

특히, 인공지능 어플리케이션이 방대한 연산을 신속하게 처리하기 위해 초고성능, 저전력 반도체를 요구함에 따라 칩렛 기술에 대한 수요가 폭발적으로 증가하고 있으며, 이에 따라 글로벌 최첨단 반도체 기업들 사이에서 칩렛 기술을 선점하기 위한 경쟁이 매우 치열하게 벌어지고 있다.

반도체 업계에서 칩렛 표준 중 가장 보편적으로 받아들여지고 있는 것은 인텔, 삼성전자, TSMC 등이 관여하여 만든 UCIe 표준으로, 수많은 반도체 업체들이 UCIe 기술을 확보하기 위해 노력하고 있다. 반도체 IP 업체들 중에서는 시높시스, 케이던스가 최근 UCIe를 적용한 반도체 시제품에 IP를 공급하였으며, 이번 UCIe 호환성 검증을 통해 퀄리타스반도체도 그 뒤를 바짝 쫓는 모양새다.

퀄리타스반도체 관계자에 따르면, 퀄리타스반도체는 2023년 과학기술정보통신부의 R&D 지원 사업을 통해 칩렛 인터페이스 개발을 시작했으며, 퀄리타스반도체는 UCIe 인터페이스의 물리적 기능을 담당하는 UCIe PHY(Physical Layer) IP를 개발하고, 타 국내 IP전문사는 제어 기능을 담당하는 UCIe Controller IP를 개발하여 이번 7월 각 사의 IP가 성공적으로 호환된다는 것을 확인했다고 밝혔다. 

이번에 개발된 IP는 UCIe 버전 1.1에 맞춰 개발되었으며, 16레인이 탑재되어 레인 당 16Gb/s의 속도로 작동하고 스탠다드 패키지에서 고밀도 집적을 지원한다. 또한 양 사의 PHY IP와 Controller IP 간 무결성을 검증할 수 있는 셀프 테스트 기능 및 오류 정정 기능도 포함되어 있다.

퀄리타스반도체는 8월 중 UCIe 반도체 시제품에 IP를 탑재하여 테스트하는 일정으로 개발을 진행하고 있으며, 칩렛 기술을 요구하는 고객에게 빠른 시일 내 상용화 IP를 제공하겠다는 계획이다.

퀄리타스반도체 김두호 대표이사는 "현재 국내외 고객으로부터 UCIe 솔루션에 대한 문의가 빗발치는 상황으로, 선제적으로 UCIe 솔루션을 고객에게 제공할 수 있어야 칩렛 시장을 선점할 수 있을 것"이라며, "전 세계적으로 UCIe IP 시장은 이제 막 태동하는 시기이며, 퀄리타스반도체는 국내 IP전문사와 개발 초기부터 협력하여 IP의 상호호환성 검증을 성공적으로 마쳤기 때문에 경쟁사들 대비 이른 시점에 경쟁력 있는 UCIe 솔루션을 갖추었다고 본다"고 밝혔다.

이어 "이번 호환성 검증으로 인해 고객에게 통합적인 UCIe 솔루션을 제시할 수 있게 되어 어 양 사 모두 칩렛 시장에서 주요 플레이어로써의 기반을 다질 수 있을 것으로 전망한다"고 덧붙였다.

nylee54@newspim.com